ระบบคอมพิวเตอร์: มุมมองของนักพัฒนาโปรแกรม (ฉบับโลก): สถาปัตยกรรมชุดคำสั่ง Y86-64

คำสั่ง สถาปัตยกรรมชุดคำสั่ง (ISA) เป็นข้อตกลงพื้นฐานระหว่างซอฟต์แวร์กับฮาร์ดแวร์ กำหนดสถานะที่นักพัฒนาสามารถเห็นได้ และการดำเนินงานเฉพาะที่โปรเซสเซอร์จะประมวลผล ซึ่ง สถาปัตยกรรมชุดคำสั่ง Y86-64 เป็นชุดย่อยเพื่อการศึกษาของ x86-64 ทำให้การออกแบบแบบ CISC ที่ซับซ้อนกลายเป็นโมเดลที่จัดการได้ง่ายขึ้น โดยยังคงความเชื่อมโยงระหว่างฟังก์ชันที่ใช้เรจิสเตอร์อย่างหนัก

1. สถานะที่นักพัฒนาสามารถเห็นได้

สถานะประกอบด้วย ไฟล์เรจิสเตอร์ (RF) พร้อมเรจิสเตอร์ 15 ตัว, รหัสเงื่อนไข (CC) สำหรับควบคุมลำดับการทำงาน โปรเซสเซอร์ ตัวนับโปรแกรม (PC)และรหัสสถานะ (Stat) บ่งบอกถึงการทำงานปกติ (AOK) หยุดทำงาน (HLT) หรือข้อผิดพลาด (ADR/INS)

2. ลักษณะเฉพาะของ CISC เปรียบเทียบกับ RISC

แม้ว่า x86-64 จะเป็นแบบดั้งเดิมของ CISC แต่ Y86-64 กำลังเข้าใกล้แนวทาง RISC ด้วย การเข้ารหัสความยาวคงที่ และโครงสร้าง โหลด/เก็บข้อมูล (load/store architecture)โดยที่หน่วยความจำจะถูกเข้าถึงได้เฉพาะผ่านคำสั่งย้ายข้อมูลเฉพาะ เช่น rmmovq rA, D(rB).

TERMINALbash — 80x24

> Ready. Click "Run" to execute.

QUESTION 1

Modify the sum function (Figure 4.6) to implement absSum using a conditional jump. Which approach is most architecturally sound for Y86-64?

Using jge to skip a subq instruction that negates the value.

Using a call to a separate absolute value function.

Using a memory-to-memory comparison.

Changing the status code to INS if the value is negative.

QUESTION 2

When implementing absSum with conditional move (cmovXX), how do we handle the sign inversion?

Subtract the value from zero in a temporary register, then cmovl the negative result back.

Use the iaddq instruction to flip the bits.

Y86-64 performs sign inversion automatically during mrmovq.

Conditional moves cannot be used for arithmetic logic.

QUESTION 3

What is the byte encoding for the sequence: irmovq $15, %rbx; rrmovq %rbx, %rcx? (Starting at 0x100)

0x100: 30 f3 0f 00 00 00 00 00 00 00; 0x10a: 20 31

0x100: 30 3f 0f 00; 0x104: 20 13

0x100: 60 31; 0x102: 30 f3

0x100: 70 00; 0x102: 20 31

QUESTION 4

Determine the HCL code for the control signal mem_write in a SEQ processor.

bool mem_write = icode in { IRMMOVQ, IPUSHQ, ICALL };

bool mem_write = icode in { IMRMOVQ, IPOPQ, IRET };

bool mem_write = (valE == valM);

bool mem_write = stat == AOK;

QUESTION 5

In the PIPE implementation, when should the signal E_bubble be set?

On mispredicted branches or load-use hazards.

Every time the PC is updated.

Only when the processor hits a HALT instruction.

When the Register File is being read.